IEDM 2006にて13日(現地時間)、東芝、ソニー、NECエレクトロニクスの45nmプロセスの発表に続いて、IBM、AMDによる45nmプロセス技術の発表が行われた。

主な特徴

IBM、AMDによる高性能版45nmプロセスの主な特徴は次の通りだ。

• PD(部分空乏型)SOI基板を採用
• NA=1.2のArF液浸露光装置を採用
• k=2.4のポーラスLow-k層間絶縁膜を採用
• 歪技術として、DSL、SMT、advanced eSiGe、そしてAA(Advanced Anneal)を採用

東芝らのCMOS6との違いは、IBM、AMDとして引き続き部分空乏型SOI基板を採用していること。加えて、液浸露光装置のNAは1.2の装置を使っている。おそらくASMLの装置を使っているものと思われる。その他、よりトランジスタを高速化するために、沢山の歪技術、高速化技術を使っていることは同様だ。CMOS6では言及のなかったAAとは、nMOSのゲートに対して適用され、ゲートの物性を改善する技術で、オン電流を最大7%程度増大させる効果があるという。また、advanced eSiGeは、65nm世代で用いられたeSiGeよりも、さらに効果が強化されているという。

性能

では、性能を見てみよう。ここでは、2005年のIEDMで発表された同社らの65nmプロセス、そして東芝らのCMOS6、Intelの65nm(2005年のIEDM)を比較してみる。

今回の発表では、論文集に掲載された数値よりも若干改善された数値が示されていた。発表ぎりぎりまで数値を追っていたのだろう。上の表では、オフ電流値が100nA/μmのものと、200nA/μmのものがあり、同列には比較できないが、まず、今回のスペックが、IBM、AMDの2005年に発表した65nmプロセスよりも改善されていることは素晴らしい。CMOS6との優劣は、ここでは判断できないが、CMOS6もかなり優秀な数字を出してきたと考えていいだろう。さて、Intelであるが、今回のIEDMでは45nmプロセスに関する論文を出して来なかった。既に今年の最初に45nmプロセスを用いたSRAMの動作サンプルが完成したことを発表しており、しかもArFドライ露光を引き続き採用したと述べている。Intelの45nmプロセスがどのようなスペックを示すのか、興味深かったのだが、論文に接することが出来ず、残念だった。